Blog về công ty Tái chế trên bảng đánh giá logic: Buffers, Logic Gates, Multiplexers

Tái chế trên bảng đánh giá logic: Buffers, Logic Gates, Multiplexers

Shenzhen Mingjiada Electronics Co., Ltd.là một nhà tái chế hàng tồn kho các thành phần điện tử toàn cầu mạnh mẽ, nhà máy tái chế, cá nhân và đại lý tồn kho các thành phần điện tử, cam kết với khách hàng để tiêu hóa hàng tồn kho,giảm kho, và giảm chi phí lưu trữ cũng như chi phí quản lý, để cung cấp cho khách hàng các dịch vụ tái chế chất lượng cao.Chúng tôi cũng quan tâm đến những phát triển mới nhất trong các sản phẩm điện tử và công nghệ để đảm bảo rằng các dịch vụ tái chế của chúng tôi luôn đồng bộ với nhu cầu thị trường.

Quá trình tái chế:

1、 Tư vấn: Nếu bạn có hàng tồn kho các thành phần điện tử để loại bỏ, bạn có thể gửi cho chúng tôi danh mục IC / module để bán qua email.

2、 Phân tích từ nhà đến nhà: Công ty chúng tôi sẽ gửi chuyên gia đến nhà bạn để tái chế các thành phần điện tử của bạn, và tiến hành thử nghiệm sơ bộ và phân loại các thành phần.

3、 Định giá: Công ty sẽ đưa ra giá phục hồi tương ứng theo loại, số lượng, chất lượng và các yếu tố khác của các thành phần tái chế.

4、Điều giải quyết: Nếu cả hai bên đạt được thỏa thuận, bạn có thể đàm phán một giao dịch cụ thể để giao hàng.

I. Các bộ đệm: Người bảo vệ tính toàn vẹn thời gian

Các bộ đệm chủ yếu cải thiện khả năng truyền tín hiệu, giảm độ lệch thời gian và cô lập tải trọng trong các hệ thống kỹ thuật số.Các bảng đánh giá bán dẫn ON thường tích hợp hai loại đệm sau để giải quyết các yêu cầu ứng dụng đa dạng:

1. Các bộ đệm đồng hồ không chậm trễ

Chức năng: Sử dụng công nghệ vòng lặp khóa pha (PLL),Chúng đồng bộ hóa nhiều đồng hồ đầu ra với đồng hồ đầu vào tham chiếu để đạt được ′′zero delay′′ (nơi sự khác biệt pha giữa đầu vào và đầu ra gần bằng không)Ví dụ, bộ đệm 5 đầu ra NB2305AI1HDR2G của ON bù đắp năng động các biến đổi tải thông qua một đường phản hồi cố định (FBK), hạn chế độ lệch đầu ra trong vòng 200 ps.

Ứng dụng bảng đánh giá: Trong các hệ thống đồng bộ tốc độ cao (ví dụ: phân phối đồng hồ FPGA),bảng đánh giá mô phỏng các điều kiện tải thực tế để xác nhận sự cải thiện của bộ đệm trong biên thời gianVí dụ, thử nghiệm phản ứng bước (như thể hiện trong hình 1) định lượng hiệu suất động của PLL, đảm bảo quá mức pha vẫn dưới 500 ns thời gian ổn định ở 66,67 MHz.

Các thông số lựa chọn chính:

Kiểm soát khuynh hướng: khuynh hướng đầu ra sang đầu ra (ví dụ, loạt CY2308 < 200 ps).

Phạm vi tần số: 10133 MHz (bao gồm hầu hết các yêu cầu của hệ thống nhúng).

Khả năng tải: Hỗ trợ điều chỉnh tải tích điện năng động (ví dụ, thông qua chân phản hồi để phù hợp với chiều dài dấu vết PCB).

2. Trị tiểu bang đệm

Tính năng chức năng: trạng thái trở kháng cao đầu ra được điều khiển thông qua chân bật (EN), phù hợp với cách ly bus và phân chia thời gian multiplexing.Dòng NC7SP125P5X (trạng thái ON) hỗ trợ phạm vi điện áp rộng 900 mV3.6 V với dòng điện tĩnh chỉ 2 μA, lý tưởng cho thiết kế xe buýt năng lượng thấp.

Xác nhận bảng đánh giá: Mô phỏng các kịch bản bus được chia sẻ nhiều thiết bị để thử nghiệm khả năng chậm trễ chuyển đổi và các cơ chế tránh va chạm, đảm bảo tính toàn vẹn tín hiệu trên bus địa chỉ / dữ liệu.

II. Logic Gates: Đơn vị cơ bản cho xử lý tín hiệu hiệu quả

Cổng logic tạo thành các khối xây dựng của mạch kỹ thuật số.Ban đánh giá tạo điều kiện cho việc lựa chọn thành phần thông qua thử nghiệm so sánh.

1Các thông số kỹ thuật chính

Sự đánh đổi tốc độ-năng lượng: lấy NC7SZ32P5X (cổng OR 2 đầu vào) làm ví dụ, nó đạt được độ trễ lan truyền chỉ 4,5 ns ở 5 V với dòng điện tĩnh 2 μA,làm cho nó phù hợp với các thiết bị chạy bằng pin.

Tính tương thích điện áp: Hỗ trợ một phạm vi điện áp rộng 1,65 V ∼ 5,5 V, cho phép kết nối trực tiếp với các bộ vi xử lý trong các lĩnh vực điện năng khác nhau (ví dụ: vi điều khiển 1,8 V).

Ưu điểm gói: gói SC-70-5 (kích thước 2,0 × 1,25 × 1,0 mm).thiết bị đeo) thông qua bố trí mật độ cao.

2. Các kịch bản thử nghiệm của hội đồng đánh giá

Xác minh khả năng Fan-out: Kiểm tra suy giảm tín hiệu khi cổng logic điều khiển nhiều tải, ví dụ, cổng NC7SZ08M5X (cổng NAND) duy trì dòng phát 32 mA ngay cả với tải 50 pF.

Tích hợp chuyển cấp: Bảng đánh giá kết hợp mạch tương thích logic 1,8 V (theo hình 2), cho phép kết nối với các cảm biến 3,3 V mà không cần các bộ chuyển cấp bên ngoài.Điều này làm giảm chi phí BOM và dấu chân PCB hơn 25%.

III. Multiplexers: Cốt lõi của Flexible Signal Routing

Multiplexers (MUX) cho phép phân chia nhiều tín hiệu theo thời gian.

1. Máy Multiplex số

Thực hiện logic có thể cấu hình: MUX có thể lập trình TPLD dựa trên bảng tìm kiếm (LUT). Ví dụ, MUX 2:1 có thể được thực hiện thông qua biểu thức logic (A AND!C) OR (B AND C).Ban đánh giá cho thấy sự gia tăng để tạo thành một 81 MUX.

Trọng tâm đánh giá: Kiểm tra sự chậm trễ chuyển đổi tín hiệu chọn (ví dụ: ức chế tiếng ồn thông qua bộ kích hoạt Schmitt của SN74HCS151).

2. Analog Multiplexer

Hỗ trợ tín hiệu hai chiều: Bảng đánh giá ON tích hợp các thiết bị dòng TMUX (ví dụ: TMUX1574), sử dụng đối xứng FET để cho phép dòng tín hiệu hai chiều,cho phép cùng một chân hoạt động như đầu vào hoặc đầu ra.

Khả năng tương thích điện áp cao: TMUX4051 hỗ trợ phạm vi tín hiệu ± 12 V, với bảng đánh giá kiểm tra tính tuyến tính của nó trong việc thu thập cảm biến công nghiệp.

3. Phối hợp điện áp logic thấp

1.8 V tương thích logic: Bảng đánh giá kết hợp mạch ngưỡng cố định (ví dụ, TMUX136) để loại bỏ dòng hỏng giữa các bộ xử lý 1,8 V và các máy đa phân 3,3 V,đạt được dòng điện tĩnh thấp đến 10 ∼ 20 nA.